

# AUTOMATE PROGRAMABILE ALGORITMICE

## 1. INTRODUCERE

Un circuit de control a unei aplicații , realizat din circuite interconectate și numit *automat* , în urma testării unor semnale logice aplicate la intrările sale , emite semnale logice de comandă la terminalele de ieșire . Semnalele logice de la intrările și ieșirile unui automat reprezentând informații binare , rezultă că un automat realizează funcția de control prin procesare de informație .

### Definiție

Automatul ale cărui semnale logice de ieșire depind în orice moment doar de semnalele logice de intrare se numește *automat combinațional* sau *circuit logic combinațional* .

Un automat combinațional materializează prin fiecare ieșire

$$y_j \quad j=1, 2, \dots, p$$

câte o funcție logică

$$h_j : X \rightarrow \{0, 1\}$$

care pentru o combinație logică

$$x = x(x_1, x_2, \dots, x_k) \in X = \underbrace{\{0,1\} \times \dots \times \{0,1\}}_{\text{de } k \text{ ori}}$$

aplicată la cele k intrări ale sale , asociază o stare logică de ieșire

$$y_j = h_j(x) \in \{0,1\}$$

Reunind funcțiile logice

$$h_j : X \rightarrow \{0,1\} \quad j=1,2,\dots,p$$

ale celor p ieșiri ale automatului combinațional , într-o funcție logică vectorială

$$h = \{h_1, h_2, \dots, h_p\} : X \rightarrow Y$$

ce asociază unei combinații logice

$$x = (x_1, x_2, \dots, x_k) \in X = \underbrace{\{0,1\} \times \dots \times \{0,1\}}_{\text{de } k \text{ ori}}$$

aplicată la cele k intrări , o combinație logică

$$y = (y_1, y_2, \dots, y_p) = (h_1(x), h_2(x), \dots, h_p(x)) \in Y = \underbrace{\{0,1\} \times \dots \times \{0,1\}}_{\text{de } p \text{ ori}}$$

generată la cele p ieșiri, un automat combinațional are din punct de vedere matematic următoarea :

### Definiție

Se numește *automat combinațional* gruparea  $A = (X, Y, h)$  , în care  $X$  = mulțimea combinațiilor logice de intrare , numită *alfabet de intrare* ,  $Y$  = mulțimea combinațiilor logice de ieșire , numită *alfabet de ieșire* , iar funcția logică :

$$h : X \rightarrow Y$$

este numită *funcție de ieșire* .

Un automat combinațional este simbolizat ca în figura 1 .




Fig.1

### Definiție

Un automat ce determină efectuarea unei sarcini prin executarea de operații într-o secțiune temporală de etape , adică în mod secvențial , se numește *automat secvențial* .

Un automat secvențial poate reacționa diferit la o aceeași combinație logică de intrare , în funcție de nivelele logice memorate la ieșirile unor circuite componente , fiecare combinație între ieșirile acestor circuite cu memorare caracterizând deci o *stare internă* a automatului .

În funcție de starea internă în care se găsește și de combinația logică de pe intrările sale , un automat secvențial trece într-o nouă stare internă și generează pe ieșirile sale o combinație logică necesară controlului aplicației .

Deci , în orice moment *starea* unui automat secvențial este caracterizată atât prin starea sa internă cât și prin combinația logică emisă pe ieșirile sale .

### Definiii

- 1). Trecerea unui automat într-o altă stare se numește *tranziție* .
- 2). Durata dintre două tranziții succesive se numește *secvență* .

Starea unui automat secvențial nu se modifică într-o secvență . Într-o tranziție , identificarea stării interne în care se trece poartă numele de *secvențiere* , iar determinarea combinației logice de ieșire se numește *comandă* .

Tranzițiile prin care se realizează evoluția unui automat secvențial printr-un șir de stări , pot avea loc fie la momente de timp oarecare când se spune că automatul secvențial este *asincron* , fie la momente de timp precis determinate cu impulsurile unui generator de tact , când se spune că automatul secvențial este *sincron* .

În practică se preferă automatele sincrone întrucât au funcționarea precis controlată .

Într-un automat secvențial A , notând  $X$  = mulțimea combinațiilor logice de intrare ,  $Y$  = mulțimea combinațiilor logice de ieșire și  $Z$  = mulțimea stărilor interne , secvențierea reprezintă o funcție logică de tranziție

$$f : X \times Z \rightarrow Z ,$$

iar comanda o funcție logică de ieșire

$$g : X \times Z \rightarrow Y .$$

Din cele prezentate , rezultă că un automat secvențial conține câte un automat combinațional pentru materializarea funcțiilor logice de tranziție și de ieșire precum și elemente cu memorare pentru menținerea stării interne curente ce pot fi realizate spre exemplu sub forma unui registru de stare .

După modul de definire a funcțiilor de tranziție și de ieșire , s-au determinat două structuri posibile de realizare a automatelor secvențiale , ce se clasifică astfel în : *automate Mealy* (figura 2) și *automate Moore* (figura 3) .




Fig. 2 – Structura automatului Mealy




Fig. 3 – Structura automatului Moore

Din punct de vedere matematic automatele secvențiale Mealy și Moore au următoarele :

### Definiții

1. Se numește automat *Mealy* gruparea  $A = (X, Z, Y, f, g)$  în care  $X$  = mulțimea combinațiilor logice de intrare numită *alfabet de intrare* ,  $Z$  = mulțimea stărilor interne ,  $Y$  = mulțimea combinațiilor logice de ieșire numită *alfabet de ieșire* , secvențierea se realizează cu funcția :

$$f : X \times Z \rightarrow Z ,$$

iar comanda , cu funcția de ieșire :

$$g : X \times Z \rightarrow Y$$

2. Automatul Mealy  $A = (X, Z, Y, f, g)$  în care :

$$g : Z \rightarrow Y$$

se numește automat *Moore* .

Rezultă că atât automatul Moore cât și automatul combinațional reprezintă cazuri particulare ale automatului Mealy .

Pentru un automat combinațional , modificând doar la anumite momente de timp combinația logică de la intrarea sa , se obține o funcționare secvențială , în structura unui asemenea automat memorarea combinației logice de intrare realizându-se în modul sincron ce ar putea fi un registru de stare (figura 4) .




Fig. 4 – Automat secvențial cu un automat combinațional

Într-un automat secvențial  $A = (X, Z, Y, f, g)$  funcțiile logice , de tranziție  $f$  și de ieșire  $g$  , pot fi materializate , fie în logică cablată , fie prin circuite cu memorare , programabile .

O logică cablată poate fi asimilată unui circuit cu memorare complicat , greu de realizat , neprogramabile și cu timp mare de propagare .

### Definiție

Automatul secvențial în care atât secvențierea cât și comanda sunt programate în circuite cu memorare se numește *Automat Programabil Algoritmico* (APA) .

Un APA are o viteză mare de operare limitată doar de timpul de acces în circuitele cu memorare .

O stare a unui APA se atinge prin localizarea sa în circuitul cu memorare unde este descrisă printr-un câmp de biți al semnalelor logice de comandă și un alt câmp de biți reprezentând codul stării interne curente necesar în identificarea următoarei stări interne în care va tranzita automatul .

Într-un APA , tranzițiile au loc sincron cu impulsurile unui generator având perioada stabilită în funcție de tipul de acces al circuitului cu memorare , iar o stare a automatului are durata unei perioade de tact .

Structura unui APA este cea a unui automat Mealy sincron în care partea combinațională este realizată cu o memorie , iar registrul de stare menține într-o secvență starea internă din care s-a tranzitat și combinația logică de intrare ce a fost implicată în tranziție (figura 5).




Fig. 5 – Structură automat programabil algoritmico

Într-un APA , memorarea se poate realiza atât în circuite de memorie , cât și în arii logice programabile notate PLA (Programmable Logic Array).

Sub comanda unui automat secvențial , fiecare sarcină se realizează după un algoritm ce specifică operațiile de efectuat într-o anumită succesiune temporală de etape și care se reprezintă grafic sub forma unei organigrame.

Un automat secvențial constituie o *mașină algoritmică de stare* , notată ASM (Algorithmic State Machine), pentru că în controlul sarcinii de efectuat evoluează printr-o succesiune de stări fixată de un algoritm , reprezentarea grafică a algoritmului fiind numită *organigramă ASM* .


Funcționarea unui automat secvențial în tranzițiile posibile dintr-o stare internă a sa, are într-o organigramă ASM o reprezentare distinctă numită *bloc ASM* , ce indică starea internă curentă , testările de efectuat pentru identificarea tranziției , stările interne în care se poate tranzita și comenzile date în fiecare tranziție posibilă . Calea de legătură dintre două stări interne implicate într-o tranziție constituie o *conexiune de stare* .

Un bloc ASM , reprezintă deci, ansamblul conexiunilor de stare pornind dintr-o aceeași stare internă .


Cele trei elemente din componența unei organigrame ASM sunt :

- *cercul* ce indică o stare internă a automatului secvențial ;
- *triunghiul* (sau *rombul* ) ce reprezintă elementul de decizie la testarea unei condiții ce poate fi falsă ori adevărată ;
- *dreptunghiul* ce conține comenzile date la sfârșitul unei tranziții .

Automatul secvențial , al cărui graf este dat în fig. 6 , este descris prin organigrama ASM din fig. 7 , în care sunt puse în evidență un bloc ASM și conexiunile de stare componente .



a) Graful unui automat secvențial



b) Organigramă ASM

Fig. 7 – Descriere aplicație prin organigramă ASM

## 2. Memoriile într-un APA

Realizarea unui automat secvențial constă în materializarea prin logică cablată , sau cu memorii , a funcțiilor logice de tranziție și de comandă , conform organigramei funcționale a aplicației de controlat .

Când numărul de stări ale automatului secvențial este mai mare ca 20 , se recomandă , justificat economic , utilizarea în locul logicii cablate a memoriilor care conferă simplitate și flexibilitate pentru APA . După variantele de utilizare a memoriilor se disting mai multe variante de APA .

Așa cum se arată în fig. 8 , orice funcție logică vectorială descrisă printr-o tabelă de adevăr , poate fi materializată printr-un automat combinațional realizat cu o memorie , în care o combinație logică de intrare va adresa o locație , al cărei conținut , furnizat la biții de date , reprezintă combinația logică de ieșire indicată în tabela de adevăr a funcției .

Un automat combinațional realizat cu o memorie având  $k$  biți de adresă și  $q$  biți de date , deși admite  $2^k$  combinații logice de intrare și maxim  $2^q$  combinații logice de ieșire , oferă flexibilitate maximă în realizarea unei funcții logice doar prin schimbarea informației înscrise în locațiile de memorie .




Fig. 8 – Automat combinațional ce materializează funcția logică vectorială  $h : X \rightarrow Y$

Într-un automat combinațional folosind memorii și nu logică cablată , prin eliminarea decodării combinațiilor logice de intrare , se realizează un transfer direct intrare-ieșire într-un interval de timp scurt limitat doar de timpul de acces al memoriei . Primele utilizări ale memoriei în logica combinațională au fost de tipul tabelor de conversie .

Dacă numărul de intrări și/sau ieșiri ale unui automat combinațional este mai mare ca cel disponibil la un circuit de memorie se vor folosi mai multe circuite de memorie interconectate pentru a realiza extensia pe intrare și/sau ieșire așa cum se arată în fig. 9 .




Fig. 9 Extensia pe intrarea și ieșirea unui automat combinațional cu memorii

Când din cei  $k+p$  biți ai unei locații din memoria unui automat combinațional , sunt alocați pentru comanda aplicației doar  $k$  biți , aceștia vor fi utilizați în adresarea indirectă a maxim  $2^k$  combinații logice de ieșire într-o memorie suplimentară , așa cum se arată în fig. 10 .




Fig. 10 – Automat combinațional cu memorii folosind adresare indirectă

În memoria suplimentară a unui automat combinațional alegerea între locațiile conținând diferite combinații logice de ieșire posibile pentru o aceeași combinație logică de intrare , se face cu semnale logice de condiționare folosite ca biți de adresă ( fig. 11 ) .




Fig. 11 – Automat combinațional cu ieșiri condiționate

Un automat combinațional , în care cei  $q$  biți de condiționare reprezintă ieșirile unui numărator al impulsurilor unui generator de tact , se transformă într-un APA la care , pe durata unei combinații logice de intrare , se generează succesiv  $2^q$  combinații logice de ieșire ce comandă o structură din circuite logice interconectate să realizeze în mod secvențial o funcție logică complexă . Această structură de APA , reprezentată în figura 12 , stă la baza realizării unităților aritmetice și logice, o combinație logică de intrare , ce reprezintă codul unei instrucțiuni identificând zona memoriei de comandă ce conține combinațiile logice de ieșire prin care se comandă efectuarea secvențială a instrucțiunii .




Fig. 12 – Unitate aritmetică și logică cu APA

Locațiile memoriei de ieșire a unui APA se împart pe grupuri de biți , numite câmpuri , destinate a realiza comanda aplicației controlate , testarea unor condiții și conexiunea către următoarea stare internă în care se va tranzita , operații prezente în organigrama ASM a oricărei aplicații .

### 3. APA cu memorie în format fix

Dacă fiecare locație a memoriei unui APA are aceeași împărțire pe câmpuri , se spune că memoria este în *format fix* .

Prin câmpul numit *conexiune stare* se realizează de fapt o ramnificare în memoria automatului către adresa următoarei stări interne în care se va tranzita . După modul de identificare în memorie a adresei stării interne în care se va tranzita , se deosebesc următoarele tipuri de APA cu memorie în format fix :

#### a) APA cu memorie adresabilă printr-un câmp conexiune stare

La acest tip de APA , cu structura dată în figura 13 , memoria se adresează atât cu biții combinației logice de intrare , cât și cu biții câmpului conexiune stare , dezavantajul major fiind gradul redus de ocupare a memoriei când combinațiile logice de intrare sunt formate din mulți biți . Un astfel de APA are însă o viteză mare de operare , perioada unei stări putând fi redusă la valoarea

$$T_S \geq t_{\text{acces memorie}} + t_{\text{răspuns registru stare}}$$




Fig. 13

Capacitatea mare de memorie rămasă nefolosită a impus găsirea de noi structuri de APA ca să permită utilizarea unor memorii de capacitate redusă .

#### b) APA cu memorie adresabilă prin două câmpuri conexiune stare

Pentru acest tip de APA , reprezentat în figura 14 , este necesară o logică suplimentară pentru tranzitarea într-una din cele două stări posibile indicate în câmpurile conexiune stare . Astfel , prin câmpul *test* , cu multiplexorul MUX 1 , se selectează bitul de intrare a cărui stare logică decide care din cele două zone conexiune stare va fi transferată cu multiplexorul MUX 2 în registrul de stare RS.






Fig. 14




Fig. 15

Starea  $z_r$ , din figura 15, în care se tranzitează dintr-o stare  $z_j$ , prin testarea intrării  $x_i$ , se determină prin adresa locației corespunzătoare din memorie conform relațiilor :

$$A_{z_r} = \begin{cases} CS_1, & \text{dacă } x_i = 0 \\ CS_2, & \text{dacă } x_i = 1 \end{cases},$$

relație ce descrie un bloc ASM cu reprezentarea din figura 15a.

Pentru un bloc ASM cu reprezentarea din figura 15b cele două câmpuri conexiune stare, notate  $CS_1$  și  $CS_2$  trebuie să fie identice.

Memoria unui asemenea tip de APA se caracterizează printr-o scădere a numărului de locații și o creștere a numărului de biți pe locații.

O variantă de APA cu memorie adresabilă prin două câmpuri de conexiune stare, prezentată în figura 16, se caracterizează prin eliminarea câmpului test din locațiile de memorie al căror număr de biți se reduce și prin complexitatea multiplexorului MUX 2. Această variantă se recomandă când un câmp conexiune stare are același număr de biți ca al unei combinații logice de intrare.




Fig.16

c) APA cu memorie adresabilă printr-un câmp conexiune stare și prin incrementare

Structura unui asemenea tip de APA , dată în figura 17, oferă avantajul existenței unui singur câmp conexiune stare în locațiile de memorie al căror număr de biți se reduce astfel și se recomandă în aplicațiile cu număr mic de intrări a căror selecție se face printr-un câmp test redus .




Fig 17

La un astfel de APA , dintr-o stare internă curentă  $z_j$  , în funcție de starea logică a intrării  $x_i$  indicată în câmpul test , se poate tranzita într-o stare internă  $z_r$  aflată în memoria automatului fie la adresa următoare stării curente  $z_j$  , fie la adresa indicată în câmpul conexiune stare CS , conform relațiilor :

$$A_{Z_r} = \begin{cases} A_{Z_j} + 1, & \text{când } x_i = 0 \\ CS, & \text{când } x_i = 1 \end{cases}$$

relații ce descriu un bloc ASM cu reprezentarea din figura 18 .

Adresarea memoriei automatului se face cu un registru de stare cu numărare RS/N , care pentru incrementare este comandat cu semnal INC , iar pentru încărcare cu adresa din câmpul conexiune stare este comandat cu semnalul LD .




Fig. 18

Cu un astfel de APA, pentru a realiza salturi pe ambele ramnificări dintr-o decizie , atunci , pe ramura cu incrementare , se introduce o stare suplimentară din care se face salt prin testarea unei intrări  $x_H$  pusă în starea logică 1 , structura unui asemenea bloc ASM având reprezentarea din figura 18b .

#### d) APA folosind combinații de memorii

Un astfel de APA, având structura din figura 19 , se utilizează în aplicațiile ce necesită atât ieșiri condiționate , cât și ieșiri necondiționate .




Fig. 19

#### 4. APA organizată cu memorie programată în format variabil

Un APA cu memorie adresabilă în format fix , deși are un număr mare de biți pe o locație de memorie , prezintă avantajul că tranziția către o stare internă se face doar într-un tact al generatorului pilot . Datorită standardizării circuitelor de memorie pe locații de opt biți , o memorie adresabilă în format fix va fi organizată pe locații formate dintr-un multiplu de opt biți și realizată prin mai multe circuite de memorie adresată în paralel . Acest fapt determină un grad redus de ocupare pentru o memorie adresabilă în format fix .

Creșterea gradului de ocupare a memoriei se realizează în *APA organizată cu memorie programată în format variabil* în care fiecare stare a automatului este descrisă în mai multe locații de memorie organizate pe octeți . Astfel , o stare a unui APA cu memorie programată în format variabil va fi parcursă în atâtea tacte ale generatorului pilot , câte cuvinte intră în descrierea unei stări , fiecare cuvânt având propria împărțire pe câmpuri de biți. Identificarea fiecărui cuvânt dintr-o stare a unui APA cu memorie programată în format variabil se realizează prin biții câmpului de identificare format , conținut .

După modul de împărțire pe octeți a câmpurilor *test* , *conexiune stare* și *comandă* ale unei stări , se deosebesc următoarele tipuri de APA cu memorie programată în format variabil :

##### a) APA organizată cu memorie în format variabil și separare pe grupuri de câmpuri

Structura de bază a unui asemenea automat este dată în figura 20 , în care o tranziție se realizează fie prin salt la adresa din câmpul conexiune stare al stării curente , fie la adresa determinată prin incrementare cu 1 a adresei de încheiere a stării curente , după cum starea logică  $S_{xi}$  a intrării  $x_i$  selectată prin câmpul test este 1 , respectiv 0 . Fiecare stare dintr-un asemenea automat este descrisă prin două cuvinte a căror identificare se face printr-un câmp identificare notat IF și format dintr-un singur bit .

Pentru acest tip de automat , generarea adreselor de explorare a stării curente și de tranzitare în următoarea stare se realizează conform relațiilor :

$$ADR_{k+1} = \begin{cases} ADR_k + 1 , & \text{dacă } IF + IF \cdot \bar{S} = 1 \\ CS , & \text{dacă } S \cdot \bar{IF} = 1 \end{cases}$$

o tranziție realizându-se ca o structură logică  $IF \dots THEN$  , descrisă într-o organigramă ASM , prin blocul ASM dat în figura 21 .




Fig. 20

Fig. 21

În automatul cu structura din figura 22 , sub comanda câmpurilor Test 1 și Test 2 se transferă la ieșirile multiplexoarelor MUX 1 și MUX 2 două variabile de intrare, a căror combinație logică  $S1.S2$  , identifică starea în care se va tranzita , prin selectarea câmpului conexiune stare cu numărare RS/N . O tranziție este realizată de acest automat ca o structură logică IF.....THEN....ELSE .

b) APA organizată cu memorie în format variabil și separare completă a câmpurilor

Într-un asemenea APA , fiecare din cuvintele ce descriu o stare a automatului se află în unul din câmpurile test , conexiune stare și comandă folosite . Identificarea fiecăruia din cele N cuvinte ale unei stări a automatului se realizează prin câmpul *identificare format* conținut alcătuit dintr-un număr de k biți ce se determină cu relația :

$$2^k \geq N$$

Astfel pentru APA din figura 23, în care fiecare stare e formată din  $N = 4$  cuvinte , câmpul *identificare format*, prezent în toate cuvintele , conține  $k = 2$  biți notați IF1 și IF2 .




Fig. 23

Fiecare din acest APA va fi parcursă prin citirea a trei din cele patru cuvinte prin care este descrisă , întrucât prin câmpul test se alege doar un cuvânt conexiune stare , corespunzător stării logice a variabilei de intrare  $x_i$  selectate . O tranziție se realizează acum conform relațiilor :

$$ADR_{k+1} = \begin{cases} ADR_k + 1 & , \text{dacă } IF_2 \cdot (IF_1 + S) = 1 \\ ADR_k + 2 & , \text{dacă } \overline{IF_1} \cdot IF_2 \cdot S = 1 \\ CS_i & , \text{dacă } IF_2 = 1 \end{cases} ,$$

ca o structură logică IF....THEN....ELSE al cărei bloc ASM este reprezentat în figura 24 .




Fig. 24 – Bloc ASM pentru structura logică IF...THEN...ELSE

Reducerea memoriei într-un APA cu separare completă a câmpurilor în memorie , se obține printr-o descriere a unei stări , sub forma structurii logice IF....THEN , așa cum se exemplifica în figura 25 , o tranziție fiind descrisă cu relațiile :

$$ADR_{k+1} = \begin{cases} ADR_k+1, \text{dacă } IF \cdot S_{Xi} + IF \cdot \overline{S_{Xi}}=1 \\ ADR_k+2, \text{dacă } IF \cdot \overline{S_{Xi}}=1 \\ CS, \text{dacă } IF \cdot \overline{S_{Xi}}=1 \end{cases}$$




Fig. 25

Într-un astfel de APA , un bloc ASM se poate realiza și ca o structură logică WHILE dată în figura 26 , o tranziție fiind descrisă cu relațiile :

$$ADR_{k+1} = \begin{cases} ADR_k+1, \text{dacă } IF \cdot S_{Xi} + IF \cdot \overline{S_{Xi}}=1 \\ ADR_k+2, \text{dacă } S_{Xi} \cdot IF=1 \\ ADR_{k-p}, \text{dacă } S_{Xi} \cdot \overline{IF}=1 \end{cases}$$





Fig. 26 – Realizarea unei structuri WHILE


Într-un APA cu separare completă a câmpurilor, pentru realizarea , în tranziții , de succesiuni de teste, fiecare stare ce conține în descrierea sa câte un câmp test pentru fiecare testare de efectuat.

Această situație este exemplificată cu automatul din figura 27a în care o tranziție este reprezentată prin blocul ASM din figura 27b și descrisă prin relațiile :

$$ADR_{k+1} = \begin{cases} ADR_k+1, & \text{dacă } \overline{IF_2}[\overline{IF_1+IF_1(S_1+S_2)}]=1 \\ ADR_k+2, & \text{dacă } \overline{IF_1} \cdot \overline{IF_2}(S_1+S_2)=1 \\ CS, & \text{dacă } IF_2=1 \end{cases}$$



a)



b)

Fig. 27 – APA cu multiple câmpuri TEST