

Familia de circuite integrate digitale TTL (29.04.2004)

3.0. INTRODUCERE

Familia TTL (*Transistor Transistor Logic*) a fost introdusă de firma Texas Instruments (SUA) în anul 1965 și s-a dezvoltat continuu prin adăugarea de noi circuite. Este cea mai răspândită familie de circuite integrate digitale și a influențat constant dezvoltarea echipamentelor numerice. Deși în prezent aria de utilizare a circuitelor TTL este limitată (datorită dezvoltării aplicațiilor cu microcontroler și a circuitelor de tip ASIC), conceptele și blocurile funcționale din această familie sunt utilizate în majoritatea proiectelor moderne. Familia TTL cuprinde circuite integrate logice realizate inițial în tehnologie bipolară, incluzând un număr de *serii* de circuite cu diferite valori ale parametrilor electricei. Principalele serii ale familiei TTL sunt următoarele:

- seria **normală** (standard): se notează cu indicativul **74xxx**; 74 caracterizează familia TTL în general, iar xxx reprezintă cifre prin intermediul cărora se definește funcția efectuată de circuit. Se mai produc circuite notate 54XXX pentru aplicații profesionale sau militare;
- seria **rapidă** (*High Speed*) se notează cu indicativul **74Hxxx**; nu se mai utilizează în prezent;
- seria de **mică putere** (*Low Power*) se notează cu indicativul **74Lxxx**; este astfel realizată, încât consumul de energie de la sursa de alimentare să fie cât mai mic; nu se mai utilizează în prezent;
- seria **Schottky**: se notează cu indicativul **74Sxxx**; este realizată cu tranzistoare Schottky;
- seria **Schottky de mică putere**: 74LSxxx;
- seria **Schottky performantă**: 74ASxxx; (A-advanced);
- seria **Schottky de mică putere performantă**: 74ALSxxx.

Ultimele patru serii sunt larg răspândite și se utilizează în echipamente numerice moderne. Circuitele logice din familia TTL sunt fabricate cu tranzistoare bipolare *nnp*, funcționează în logica de nivel pozitivă și sunt alimentate cu o tensiune pozitivă față de masa de 5V.

3.1. CIRCUITUL LOGIC ȘI-NU CU COLECTOR ÎN GOL DIN SERIA STANDARD

Poarta ȘI-NU constituie circuitul fundamental din cadrul familiei TTL și se poate realiza în două variante: prima corespunde circuitului cu etajul de ieșire cu *colectorul în gol* (numit și deschis sau în vânt - *open collector*), iar cealaltă corespunde unui etaj de ieșire cu cele două tranzistoare funcționând în contratimp.




Figura 3.1. Poarta ȘI-NU cu colector în gol – schema electrică.

Rolul componentelor din schemă:

- T_1 este un tranzistor multiemitor care realizează funcția logică ȘI;
- T_2 este folosit ca amplificator de curent (funcționează ca repetor);
- T_3 este etajul final inversor;
- R_1 limitează curentul de bază al lui T_1 ;
- R_{2C} limitează curentul de colector al lui T_2 , iar R_{2E} polarizează tranzistorul T_3 ;
- D_A și D_B protejează T_1 împotriva eventualelor tensiuni negative;
- R_{ext} este rezistența exterioară de sarcină a circuitului;
- V_{CC} este tensiunea de alimentare standard, de $5V \pm 5\%$.
- V_{ext} este o tensiune exterioară, care poate fi 5V sau mai mare - în unele cazuri până la 30V.

3.1.1. Analiza funcționării în regim static

Funcționarea porții ȘI-NU cu colector în gol se va studia în *regim static* pentru valori stabile ale nivelurilor logice de intrare. Se vor considera următoarele valori de tensiuni:

- tensiunea circuitului în starea SUS (ieșirea în gol): $U_{OH} = 5V$;
- tensiunea de deschidere (de prag) a unei diode: $U_{d\gamma} = 0,6V$;
- tensiunea pe o diodă în conducție: $U_d = 0,7V$;
- tensiunea bază-emitor în saturație: $U_{BES} = 0,8V$;
- tensiunea colector emitor în saturație: $U_{CES} = 0,2V = U_{OL}$;
- tensiunea de deschidere a joncțiunii bază-emitor: $U_{BE\gamma} = 0,5V$.

Se vor considera două combinații de tensiuni la intrare. În primul caz, fie **A = 0** și **B = 1 logic**, adică $u_{iA} = U_{iL} = 0,2V$, $u_{iB} = U_{iH} = 5V$.

În această situație joncțiunea B-E a tranzistorului T_1 corespunzătoare intrării A va conduce. Curentul se închide de la sursa de tensiune V_{CC} , prin R_1 , joncțiunea bază-emitor a tranzistorului T_1 și masă. Cealaltă intrare fiind conectată la 5V, joncțiunea corespunzătoare este blocată, iar în cazul unui circuit cu mai multe intrări, toate aceste joncțiuni legate la V_{CC} vor fi blocate. În punctul **P** se stabilește o tensiune $U_P = U_{dB EA} + U_{iL} = 0,7 + 0,2 = 0,9V$. Pentru ca T_2 să fie în conducție la limită, pe joncțiunea sa bază-emitor ar trebui să existe o tensiune de minim 0,5V, ceea ce ar corespunde în punctul **P** la o tensiune $U_P = U_{dBC1} + U_{BEr2} = 0,7 + 0,5 = 1,2V$. Rezultă că tranzistorul T_2 va fi blocat, căderea de tensiune produsă de curentul de emitor pe R_{2E} fiind insuficientă pentru aducerea în conducție a lui T_3 . Dacă T_3 este blocat și se neglijează curentul rezidual colector-emitor, iar ieșirea circuitului este în gol atunci: $I_{0CES3} \approx 0$, iar $u_0 = U_{OH} = U_{CES3} \approx 5V$, adică $y = 1$ logic. Dacă cel puțin una din intrări ar fi pe 0, atunci ieșirea va fi pe 1, T_3 funcționând ca etaj inversor.

Cel de-al doilea caz corespunde situației **A = B = 1 logic**, adică $u_{iA} = u_{iB} = U_{iH} = 5V$.

Toate joncțiunile tranzistorului T_1 sunt blocate. Curentul circulă de la sursa de alimentare prin joncțiunea bază-emitor a tranzistorului T_2 și prin joncțiunea bază-emitor a tranzistorului T_3 .

Pentru valoarea de $4k\Omega$ a lui R_1 , T_2 și T_3 vor conduce la saturație (dacă un tranzistor funcționează la saturație, ambele joncțiuni BE și BC conduc în sens direct; dacă funcționează în zona activă a caracteristicii de colector, joncțiunea BE conduce, iar BC este polarizată invers). În acest caz tensiunea în punctul **P** devine $U_P = U_{dBC1} + U_{BES2} + U_{CES3} = 0,7 + 0,8 + 0,8 = 2,3V$. Dacă T_2 și T_3 sunt saturate, atunci: $u_0 = U_{CES3} = U_{OL} = 0,2V$; rezultă $y = 0$ logic.

În regim static tranzistorul T_1 funcționează ca diodă prin intermediul joncțiunilor sale. În regim dinamic, atunci când ieșirea circuitului comută din starea 0 în 1, T_1 funcționează pentru scurt timp ca un tranzistor în zona activă a caracteristicilor sale, contribuind prin curentul său de colector la descărcarea rapidă a sarcinilor în exces stocate în bazele tranzistoarelor T_2 și T_3 inițial saturate, accelerând procesul de comutare al acestora în stare blocată (în figura 3.2 C_E este capacitatea echivalentă cu sarcina acumulată la saturație în bazele tranzistoarelor T_2 și T_3).

În cazul în care $A = B = 1$, în momentul în care are loc comutația intrărilor $U_{iH} \rightarrow U_{iL}$ ($5V \rightarrow 0,2V$), potențialul punctului **P** trece rapid de la 2,3V la 0,9V, dar tensiunea la bornele capacității C_E nu se

poate modifica brusc. Această situație durează foarte puțin, T_1 funcționând ca un tranzistor în zona activă a caracteristicilor, contribuind la comutarea rapidă a tranzistoarelor T_2 și T_3 în stare blocată.




Figura 3.2. Mecanismul de eliminare a sarcinii stocate în bazele tranzistoarelor T_2 și T_3 .

3.1.2. Determinarea curentului de intrare

Sensul și valoarea curentului de intrare depinde de nivelul tensiunii aplicate la intrarea respectivă. Stabilirea mărimii acestui curent este utilă deoarece permite determinarea numărului de intrări care pot fi conectate la ieșirea unui circuit logic similar, fără a depăși valoarea maximă a curentului pe care această ieșire o poate furniza.

Determinarea I_{iL} (figura 3.3). Se consideră o intrare a porții în 0 logic. În acest caz

$$I_{iL} = \frac{V_{CC} - U_{dBE} - U_{iL}}{R} = \frac{5 - 0,7 - 0,2}{4 \text{ k}\Omega} = 1,025 \text{ mA}$$

Datorită dispersiei tehnologice, a posibilității variației căderii de tensiune pe joncțiunea BE, a toleranței valorii R și a domeniului permis pentru tensiunea de alimentare ($5 \text{ V} \pm 5\%$), valoarea I_{iL} poate diferi de cea calculată mai sus. De aceea producătorii garantează o *valoare maximă* a curentului de intrare, pentru cele mai defavorabile condiții, $I_{iL\text{Max}} = 1,6 \text{ mA}$.

Este important de subliniat că unei intrări a unei porți ȘI-NU (sau ȘI) îi corespunde curentul $I_{iL\text{Max}}$ doar când este singura în starea 0 logic. Dacă două sau mai multe intrări sunt în 0 logic, atunci curentul de 1,6mA se împarte uniform între numărul de intrări conectate la U_{iL} . Este important de subliniat că pentru porțile SAU și SAU-NU, curentul $I_{iL\text{Max}}$ corespunde fiecărei intrări legate la 0 logic.




Figura 3.3. Determinarea curentului I_{iL} .

Determinarea I_{iH} Dacă o intrare este conectată la U_{iH} , joncțiunea bază-emitor corespunzătoare este blocată. Curentul I_{iH} va fi curentul rezidual al unei diode polarizate în sens invers. Producătorii garantează și în acest caz o valoare maximă $I_{iHM} = 40 \mu A$. Sensul curentului de intrare este dinspre intrare spre circuit, invers față de I_{iL} . Valoarea maximă de $40 \mu A$ revine *fiecărei* intrări polarizate cu tensiunea U_{iH} , de data aceasta indiferent de tipul porții.

3.1.3. Determinarea curentului de ieșire la poarta cu colector în gol

Determinarea I_{oL} (figura 3.4). Notând cu N_L factorul de bransament în starea JOS, adică numărul de porți de același tip conectate la ieșirea porții studiate, se poate scrie pentru curentul de colector i_{3C} :

$$i_{3C} = i_{R_{ext}} + N_L I_{iL} = \frac{V_{CC} - U_{0L}}{R_{ext}} + N_L I_{iL}. \text{ Curentul de bază este:}$$

$$i_{B3} = i_{2C} - i_{R_{2E}} = \frac{V_{CC} - U_{2CES} - U_{3BES}}{R_{2C}} - \frac{U_{3BES}}{R_{2E}} = \frac{5 - 0,2 - 0,8}{1,6} - \frac{0,8}{1} = 1,7 \text{ mA}.$$

$$\text{Deoarece } i_{C3} = h_{21ES} i_{B3}, \text{ rezultă } \frac{V_{CC} - U_{0L}}{R_{ext}} + N_L I_{iL} = 1,7 h_{21ES} \text{ mA} \quad (1)$$




Figura 3.4. Determinarea curentului I_{oL} .

În cazul cel mai defavorabil, în (1) se consideră $R_{ext} = 4k$, $h_{21ES} = 10$, $U_{0L} = U_{0LMax} = 0,4V$, $I_{iL} = I_{iLMax} = 1,6mA$. Din valorile de mai sus se poate calcula N_L :

$$\frac{5 - 0,4}{4} + N_L \cdot 1,6 = 1,7 \cdot 10, \text{ adică } N_L = 9,9 \approx 10.$$

Determinarea I_{oH} (figura 3.5). În acest caz T_3 este blocat. Notând cu I_{CEr} – curent rezidual colector-emitor al lui T_3 și cu N_H numărul de intrări conectate în starea SUS (factorul de bransament în starea SUS), se poate scrie $V_{CC} = R_{ext}(I_{cer} + N_H I_{iH}) + U_{oH}$, respectiv:

$$\frac{V_{CC} - U_{oH}}{R_{ext}} - I_{cer} = N_H I_{iH}; \text{ adică } N_H = \frac{1}{I_{iH}} \left(\frac{V_{CC} - U_{oH}}{R_{ext}} - I_{CEr} \right).$$

Pentru un calcul acoperitor de proiectare se consideră: $I_{iH} = I_{iHMax} = 40 \mu A$, $U_{oH} = U_{oHMax} = 2,4V$, $I_{CErMax} = 250 \mu A$, ceea ce implică $N_H = 10$.

Factorul de bransament al circuitului studiat este N :

$$N = \min\{N_L, N_H\} = 10.$$




Figura 3.5. Determinarea curentului I_{OH} .

Pentru un circuit ȘI-NU cu colector în gol reprezentarea simbolică este cea din figura 3.6.




Figura 3.6. Reprezentarea simbolică pentru poarta ȘI-NU cu colector în gol.

Circuitele cu colector în gol se produc pentru valori maxime ale lui V_{ext} între 15V și 30V. Cele mai utilizate (chiar și în prezent) circuite cu colector în gol sunt: 7406 (6 inversoare, $V_{ext} = 30$ V, $I_{OL} = 40$ mA), 7407 (6 neinversoare, $V_{ext} = 30$ V, $I_{OL} = 40$ mA), 7416 (6 inversoare, $V_{ext} = 15$ V, $I_{OL} = 40$ mA), respectiv 7417 (6 neinversoare, $V_{ext} = 15$ V, $I_{OL} = 40$ mA).

3.1.4. Avantajele circuitului cu colector în gol

- în colectorul tranzistorului T_3 pot fi conectate sarcini care necesită o tensiune de alimentare mai mare de 5V (până la 30 V), cum ar fi relee electromagnetice, dispozitive de afișaj, micromotoare de curent continuu, etc.
- Curentul de ieșire $I_{OLMax} = 40$ mA (față de 16 mA la seria standard, cu ieșire în contratimp).
- Curentul de ieșire poate fi dublat prin legarea în paralel a două porți (această conectare este posibilă legând în paralel și intrările corespunzătoare – explicați *de ce*).
- Există posibilitatea interconectării a două sau mai multe ieșiri ale unor circuite cu colector în gol în vederea obținerii unei funcții logice suplimentare denumite ȘI-CABLAT. Considerând porți cu colector în gol cu ieșirile interconectate (figura 3.6), funcționarea circuitului astfel rezultat este descrisă în tabelul 3.1 (cu Y_a și Y_b au fost notate valorile logice ce corespund celor două ieșiri *înainte de interconectare*). Rezultă $Y = Y_a \cdot Y_b$, iar pentru n circuite cu ieșirile interconectate: $Y = Y_1 \cdot Y_2 \cdot Y_3 \cdot \dots \cdot Y_n$.

Obținerea funcției ȘI-CABLAT

Y_a	Y_b	Y
0	0	0
0	1	0
1	0	0
1	1	1




Figura 3.7. Interconectarea a două ieșiri a unor porți cu colector în gol.

În figura 3.6, este suficientă o singură rezistență exterioră R_{ext} . Valoarea maximă pentru R_{ext} se determină cu relația:

$$R_{extMax} = \frac{V_{0Max} - V_{0L}}{I_{0H} \cdot N_1 + I_{iH} \cdot N_2}, \text{ unde}$$

- N_1 este numărul total de ieșiri conectate la R_{ext} ;
- N_2 este numărul de intrări în starea SUS conectate la R_{ext} .

Valoarea minimă pentru R_{ext} se determină cu relația:

$$R_{extmin} = \frac{V_{0Max} - V_{0L}}{I_{0L} - I_{iL} \cdot N_3}, \text{ unde}$$

- N_3 este numărul de intrări în starea JOS conectate la R_{ext} .

Notă istorică

Datorită posibilității de cablare a ieșirilor, în deceniul 8 al secolului trecut au fost dezvoltate *magistrale* de semnal (de exemplu S100 de către Intel). În Timișoara la Fabrica de Memorii în anii '80 au fost produse minicalculatoare MS100 cu microprocesor Intel 8080 și magistrală S100. În prezent aceste magistrale nu mai sunt utilizate datorită timpului mare de comutare; ele au fost înlocuite cu magistrale bazate pe circuite trei stări, care se vor studia la §3.5.

3.1.5. Dezavantajele circuitului OC în gol

- durata mare t_{LH} a tranziției ieșirii circuitului din starea L în starea H.

Prin aducerea tuturor intrărilor la 1 logic, tranzistorul T_3 se saturează. Valoarea C_p a capacității totale parazite la ieșirea porții se exprimă prin relația:

$$C_p = NC_i + C_0 + C_{Con},$$

unde

- C_i este capacitatea față de masă a unei intrări,
- C_o este capacitatea de ieșire a lui T_3 ,
- C_{Con} capacitatea față de masă a traseelor de interconectare.

Trecerea din U_{0H} în U_{0L} se face relativ rapid datorită rezistenței reduse în conducție a tranzistorului T_3 , R_{CES} , și care împreună cu C_p e caracterizată printr-o constantă de timp mică.

În cazul comutației inverse ($U_{0L} \rightarrow U_{0H}$), tranzistorul T_3 trece din starea saturată în stare blocată. În acest caz capacitatea parazită C_p se va încărca de la U_{0L} la U_{0H} prin intermediul lui R_{ext} cu o constantă de timp mult mai mare $R_{ext}C_p$ (deoarece $R_{Cxt} \gg R_{CES3}$).




Figura 3.8. Schema simplificată pentru comutarea ieșirii circuitului cu colector în gol.

Relațiile ce caracterizează cele două procese tranzitorii menționate sunt:

$u(t) = u_{\infty} - [u_{\infty} - u_0] \cdot e^{-\frac{t}{RC}}$ (relația generală), unde u_{∞} și u_0 reprezintă tensiunea de ieșire după un timp infinit de lung de la comutare, respectiv valoarea inițială a acesteia. În consecință pentru cele două procese tranzitorii sunt valabile relațiile.

$$\text{Pentru tranziția } U_{0H} \rightarrow U_{0L} : u_0(t) = U_{0L} - [U_{0L} - U_{0H}] e^{-\frac{t}{R_{ces}C_p}}$$

$$\text{Pentru tranziția } U_{0L} \rightarrow U_{0H} : u_0(t) = U_{0H} - [U_{0H} - U_{0L}] e^{-\frac{t}{R_{ext}C_p}}$$

Conform acestor relații din durata tranziției din L în H va fi mult mai mare decât cea din H în L așa cum se observă și din figura 3.9.




Figura 3.9. Comutarea circuitului cu colector în gol.

- b. atunci când ieșirea circuitului este în starea JOS, pe rezistența R_{ext} valoarea puterii disipate poate fi relativ mare:

$$P_d = \frac{(V_{ext} - U_{0L})^2}{R_{ext}}.$$

De exemplu pentru $V_{ext} = V_{CC} = 5V$, $U_{0L} = 0,2V$, $R_{ext} = 1k\Omega$, rezultă $P_d = 23 \text{ mW}$.




Figura 3.10. Simularea comutării circuitului cu colector în gol.

3.1.6. Aplicații circuite logice TTL cu colector în gol

1. Comanda unei sarcini rezistive (figura 3.11).




Figura 3.11. Posibilități de comandă a unei sarcini rezistive.

2. Comanda unei sarcini inductive - releu (figura 3.12).




Figura 3.12. Posibilități de comandă a unei sarcini inductive.

Dioda montată în paralel pe releu protejează tranzistorul final T3 împotriva tensiunii de autoinducție ce apare la bornele releului în cazul comutării ieșirii din conducție (JOS) în starea blocată (SUS).

3. Realizarea unei multiplexări de tensiuni de peste 5 V.

Circuitele TTL funcționând la o tensiune de alimentare standard de 5 V nu pot comanda direct tensiuni mai ridicate. Există situații în care într-un punct al unei scheme electrice este necesară prezența a mai multor tensiuni – de exemplu la programarea unui EPROM sau EPLD, pe un pin al circuitului este necesară prezența secvențială a trei tensiuni: 0 V (0 logic), 5 V (1 logic) și o valoare cuprinsă de obicei între 12 și 24 V (tensiunea de programare, notată de obicei cu V_{pp}). Comutarea acestor tensiuni se realizează comod cu un tranzistor *pnp* (figura 3.13) controlat de un circuit cu colector în gol. Este obligatorie folosirea unui circuit cu colector în gol deoarece tensiunea externă V_{ext} poate determina străpungerea ireversibilă a etajului final din circuitul de comandă dacă acesta nu poate suporta o tensiune ridicată colector-emitor.

Temă

1. Să se explice funcționarea circuitului din figura 3.13.
2. Să se precizeze rolul diodei D și a rezistențelor $R_1 - R_5$ și a condensatorului C.
3. Să se imagineze o schemă de comandă perfecționată.




Figura 3.13. Multiplexarea unor tensiuni analogice.

3.2. CIRCUITUL ȘI-NU CU IEȘIREA ÎN CONTRATIMP DIN SERIA STANDARD

Pentru înlăturarea acestor dezavantaje s-au realizat circuitele cu etaj de ieșire cu două tranzistoare care funcționează în contratimp (figura 3.13). Ca și la circuitul ȘI-NU cu colector în gol, fiecare intrare este prevăzută cu o diodă de protecție care protejează joncțiunea bază-emitor, în cazul aplicării unor vârfuri de tensiuni negative la intrare. T_2 are în acest caz rol de etaj defazor, comandând în contratimp etajul final format din T_3 și T_4 . În literatura engleză etajul final se numește *totem-pole*.

3.2.1. Analiza funcționării în regim static

Fie cazul $A = B = 1$ logic; tranzistoarele T_2 și T_3 conduc la saturație. Tensiunea în baza tranzistorului T_4 este $U_{4B} = U_{2CES} + U_{3BES} = 0,2 + 0,8 = 1V$. Pentru ca T_4 să fie în conducție, în baza sa ar trebui să existe o tensiune $U'_{B4} = U_{BE\gamma4} + U_{d\gamma} + U_{0L} = 0,5 + 0,6 + 0,2 = 1,3V$. În concluzie T_4 este blocat și deoarece curentul rezidual I_{4CEr} este neglijabil, puterea disipată pe rezistența de sarcină echivalentă cu R_{ext} va fi foarte mică. În absența diodei D tranzistorul T_4 nu ar mai fi fost blocat, acesta fiind motivul introducerii acestei diode în schema porții.

Fie cazul $A = 0$, $B = 1$ logic; tranzistoarele T_2 și T_3 sunt blocate, iar T_4 polarizat în bază de R_{2C} conduce; tensiunea la ieșirea circuitului va fi (considerând ieșirea în gol):

$$u_0 = V_{CC} - R_{C2}(I_{2CEr} + i_{4b}) - U_{4be\gamma} - U_{D\gamma}, \text{ adică: } u_0 = U_{0H} = 5 - 0,3 - 0,5 - 0,6 = 3,6 V.$$




Figura 3.14. Poarta ȘI-NU cu ieșire în contratimp, schema electrică (seria standard).




Figura 3.15. Analiza porții ȘI-NU cu ieșirea în contratimp în regim static.

3.2.2. Analiza funcționării în regim dinamic

Comutarea ieșirii din starea L în starea H ($U_{0L} \rightarrow U_{0H}$) este mult mai rapidă decât la varianta cu colector în gol. Tranzistoarele T_2 și T_3 se află inițial în saturație ($u_0 = U_{0L}$). Prin modificarea valorilor logice de la intrări, la trecerea a cel puțin uneia dintre ele pe 0 logic, ieșirea comută din L în H. Tranzistoarele T_2 și T_3 se blochează, iar T_4 intră în conducție și în final în saturație. Inițial C_P este descărcat (tensiunea la bornele sale este U_{0L}) și în urma tranziției la intrare are loc blocarea bruscă a tranzistoarelor T_2 și T_3 . Curentul i_{C4} , în primul moment al comutației, se poate determina din următoarea relație:

$$i_{C4(t=0)} = \frac{V_{CC} - U_{CES4} - U_D - U_{0L}}{R_4} = \frac{5 - 0,2 - 0,7 - 0,2}{0,1} = 39 \text{ mA}$$

Curentul i_{4C} încarcă exponențial capacitatea C_P de la U_{0L} la U_{0H} . Curentul i_{4C} scade pe măsură ce se încarcă C_P . Tranzistorul T_4 intră în saturație, atingându-se rapid la ieșire $u_0 = U_{0H} = 3,6V$.

Comutarea ieșirii din starea H în starea L ($U_{0H} \rightarrow U_{0L}$). T_3 este saturat și T_4 este blocat. După comutație T_3 se va bloca relativ mai încet decât poate intra T_4 în conducție pentru că intervine și timpul de stocare. Pentru un timp foarte scurt conduc ambele tranzistoare, de aceea e necesară rezistența de limitare R_4 .




Figura 3.16. Comutarea $L \rightarrow H$ a ieșirii porții TTL standard.

Observație: interconectarea ieșirilor a două sau mai multe circuite logice cu etaj de ieșire contratimp este interzisă deoarece ieșirile pot ajunge în stări logice diferite (complementare). Deși R_4 limitează curentul dinspre sursă spre masă în intervalele de timp în care T_4 și T_3 sunt simultan în conducție, puterea disipată pe R_4 și D este relativ ridicată și conduce în timp la degradarea parametrilor electrici pentru circuit sau chiar la distrugerea sa. Pentru perioade de timp scurte (sub 1 secundă), această legare este totuși posibilă, dar nivelul tensiunii în punctul Y este greu de pronosticat.




Figura 3.17. Interconectarea a două ieșiri TTL standard (interzisă).

Caracteristica de transfer a porții ȘI-NU reprezintă dependența tensiunii de ieșire u_0 de tensiunea de intrare u_i în condiții bine precizate (temperatură, tensiune de alimentare, polarizare intrare nefolosită) $u_0 = f(u_i)$. Pe caracteristica experimentală din figura 3.17 se disting patru regiuni:

- Regiunea a - b: T_4 conduce, T_2 și T_3 sunt blocate;
- Regiunea b - c: intră în conducție și T_2 pe lângă T_4 , iar T_3 este blocat; în punctul c intră în conducție și tranzistorul T_3 , deoarece curentul prin rezistorul R_{2C} produce o cădere de tensiune suficient de mare pentru deschiderea sa;
- Regiunea c - d: conduc T_2 , T_3 și T_4
- Regiunea d $\rightarrow 5V$: conduc T_2 și T_3 și are loc blocarea completă a lui T_4 .

Pe porțiunea $c-d$ are loc conducția simultană a trei tranzistoare, care se comportă ca și un circuit cu reacție pozitivă, producând oscilații de înaltă frecvență la ieșirea circuitului (figura 3.19).

Pentru a evita apariția acestor oscilații (care provoacă ambiguitate cu privire la nivelul logic de ieșire), trecerea valorii tensiunii de intrare prin intervalul $[1,2; 1,5 V]$ trebuie să se facă într-un timp mai scurt decât o semiperioadă a oscilațiilor $T_0/2$. Se constată că pentru eliminarea oscilațiilor este necesar ca durata fronturilor semnalelor de comandă să fie mai mică de 100 ns ($t_f < 100ns$), așa cum se arată în figura 3.20.




Figura 3.18. Caracteristica de transfer a porții TTL standard ȘI-NU ($V_{CC} = 5V$, $\theta = 25^\circ C$, $B = V_{CC}$).




Figura 3.19. Mecanismul de apariție a reacției pozitive.




Figura 3.20. Stabilirea duratei frontului impulsului.

Simularea porții fundamentale ȘI-NU în CircuitMaker este imposibilă deoarece nu există un model pentru un tranzistor multiemitor. Totuși, un inversor poate fi analizat cu schema din figura 3.21. V_{in} este o sursă de tensiune care este programată să genereze o tensiune continuă între 0 și 5 V în modul de simulare DC Sweep, iar A, B, C și D sunt punctele de măsură. Trebuie remarcat că în A vizualizarea variației tensiunii reprezintă chiar caracteristica de transfer a circuitului (figura 3.22), care respectă remarcabil reprezentarea din figura 3.18.

Un avantaj al simulării este posibilitatea inspecției comportamentului schemei în puncte care nu sunt accesibile în exteriorul circuitului. Suplimentar se poate reprezenta și dependența curentului de alimentare de tensiunea de intrare. Această facilitate este utilizată în figura 3.23, unde au fost reprezentate simultan caracteristica de transfer și curentul de intrare. Vârful de curent corespunde porțiunii c – d, unde apare reacția pozitivă și are o valoare de circa 20 de ori mai mare decât curentul mediu consumat de poarta TTL standard.




Figura 3.21. Schema de simulare Circuit Maker pentru inversorul TTL standard.




Figura 3.22. Caracteristica de transfer a inversorului TTL standard (simulare Circuit Maker).




Figura 3.23. Curentul de alimentare pentru inversorul TTL standard (simulare CircuitMaker).

3.3. ALTE CIRCUITE FUNDAMENTALE DIN FAMILIA STANDARD

3.3.1. Circuitul ȘI din seria TTL standard

Obținerea circuitului ȘI se face prin adăugarea unui etaj inversor (format din tranzistorul T_5 în figura 3.22) la schema circuitului ȘI-NU. Prin această adăugare timpul de propagare devine cu aproximativ 50% mai mare: $t_{p\text{ȘI}} = 1,5 t_{p\text{ȘI-NU}}$. Dioda D' realizează o deplasare de nivel continuu de la colectorul lui T_5 la baza lui T_2 . T_6 este blocat când T_5 este blocat și conduce când T_5 conduce. T_6 accelerează comutația lui T_2 și T_3 , asigurând o cale pentru curentul de bază negativ necesar comutării lui T_2 și T_3 din saturație în stare blocată.




Figura 3.24. Circuitul ȘI din seria standard.

3.3.2. Circuitele SAU și SAU-NU din seria TTL standard

Circuitul SAU-NU (figura 3.23) se obține adăugând în schema inversorului TTL elementele T_{1B} , R_{1B} , D_B și T_{2B} . Funcția SAU este îndeplinită de T_{2B} legat în paralel cu T_2 (simultan cu funcția de inversare). Datorită structurii sale, circuitul SAU-NU are un timp de propagare apropiat de cel al porții fundamentale ȘI-NU.

Poarta SAU (figura 3.24) se obține din poarta SAU-NU adăugând un etaj suplimentar inversor, format din T_6 și cele două rezistențe aferente. Dioda D' realizează și în acest caz o deplasare de nivel de tensiune. Evident timpul de propagare al porții SAU este mai mare decât al porții fundamentale, fiind apropiat de cel al porții ȘI: $t_{p\text{SAU}} = 1,5 t_{p\text{ȘI-NU}}$




Figura 3.25. Circuitul SAU-NU din seria standard.

Este important de menționat că spre deosebire de porțile ȘI, respectiv ȘI-NU, la porțile SAU și SAU-NU intrările A și B sunt *independente*, fiecare dintre ele constituindu-se într-o sarcină TTL atât în starea SUS, cât și în starea JOS.




Figura 3.26. Circuitul SAU din seria standard.

3.3.3. Circuitul ȘI-SAU-NU (nu se cere)

Circuitul prezintă patru intrări, ecuația ieșirii fiind: $Y = \overline{A \cdot B + C \cdot D}$. Poate fi implementat cu circuite ȘI-NU, respectiv cu porți ȘI și SAU-NU (figura 3.25). În varianta ȘI-NU, puterea disipată corespunde la patru porți, iar $t_p = 3t_{p\text{ȘI-NU}}$. Mai avantajoasă este implementarea ȘI + SAU-NU deoarece timpul de propagare este mai redus: $t_p = t_{p\text{ȘI}} + t_{p\text{SAU-NU}} = 1,5t_{p\text{ȘI-NU}} + 1t_{p\text{ȘI-NU}} = 2,5t_{p\text{ȘI-NU}}$, la fel și puterea disipată, care corespunde la trei porți.




Figura 3.27. Circuitul ȘI-SAU-NU – variante de implementare.




Figura 3.28. Circuitul ȘI-SAU-NU din seria standard.

Funcția SAU este îndeplinită prin punerea în paralel a două sau mai multe tranzistoare T_2 , în funcție de numărul termenilor funcției SAU. Pentru extinderea numărului de termeni ai funcției SAU-NU sunt folosite circuite expandoare (figura 3.27). Extinderea se realizează prin conectarea la bornele X și X' a unuia sau mai multor expandoare. Utilizând expandorul din figura 3.27 funcția logică îndeplinită este:

$$Y = \overline{A \cdot B + C \cdot D + E \cdot F}.$$

Numărul de expandoare care pot fi conectate la bornele X și X' este limitat datorită curenților reziduali ai tranzistoarelor puse în paralel pentru efectuarea funcției SAU. Curenții se însumează și produc pe R_{2C} o cădere de tensiune relativ mare și astfel valoarea U_{OHMax} nu mai poate fi respectată.




Figura 3.29. Schema unui expander.

Cu ajutorul funcției ȘI-SA-NU se pot obține ușor alte funcții, de exemplu:

- Conectând intrările C și D la masă, funcția îndeplinită este ȘI-NU: $Y = \overline{A \cdot B}$;
- Conectând A cu B și C cu D, funcția îndeplinită este SAU-NU: $Y = \overline{A + C}$.

3.4. PARAMETRII CIRCUITELOR TTL DIN SERIA STANDARD

Parametrii (electrici) reprezintă valori medii măsurate în condiții specificate în foaia de catalog cu privire la tensiunea de alimentare V_{CC} , temperatura T , factorul de branșament N , valoarea capacităților parazite C_p , etc.

Niveluri de tensiune garantate

$U_{iLMax} = 0,8V$; $U_{oLMax} = 0,4V$; $U_{iHMax} = 2V$; $U_{oHmin} = 2,4V$. Aceste valori sunt utile pentru a putea determina marginea de zgomot.




Figura 3.30. Niveluri de tensiune pentru familia TTL standard.

Tabelul 3.2

Nivelurile de tensiune pentru seria standard


Tensiunea	min [V]	tipic [V]	maxim [V]
V_{OH}	2,4	3,4	
V_{OL}		0,2	0,4
V_{IH}	2,0		
V_{IL}			0,8

Marginea de zgomot

Marginea de zgomot se referă la amplitudinea maximă pozitivă sau negativă a unor semnale perturbatoare induse de câmpuri electromagnetice în traseul conductor dintre ieșirea unui circuit și intrarea circuitului următor. Cu ΔU_{ZH} și ΔU_{ZL} se notează marginea de zgomot permisă când ieșirea se află în starea H, respectiv starea L.


Pentru ΔU_{ZH} se poate scrie (figura 3.31):

$$\Delta U_{ZH} = U_{iHmin} - U_{oHmin} = 2 - 2,4 = -0,4 \text{ V}.$$

**Figura 3.31.** Determinarea marginii de zgomot în starea SUS.

Pentru ΔU_{ZL} se poate scrie (figura 3.32):

$$\Delta U_{ZL} = U_{iLMax} - U_{oLMax} = 0,8 - 0,4 = +0,4 \text{ V}.$$

**Figura 3.32.** Determinarea marginii de zgomot în starea JOS.

Rezultă pentru marginea de zgomot a circuitelor TTL standard: $\Delta U_Z = \pm 0,4 \text{ V}$. Trebuie subliniat că deși această valoare de 400 mV este redusă, în practică marginea de zgomot este mai mare. În starea SUS, tensiunea tipică la ieșirea unui circuit TTL standard este de minim 3,2 V, în starea JOS de 0,2 V, iar tensiunea de prag U_{Th} la care are loc comutarea ieșirii dintr-o stare în alta este cuprinsă între 1,2 și 1,5 V. Aceste valori conduc la o margine de zgomot practică (dar negarantată de producător) de 1 V în starea JOS și 2 V în starea SUS.

Curenții de intrare maxim garantați

$$I_{iLMax} = 1,6 \text{ mA}; I_{iHMax} = 40 \text{ } \mu\text{A}.$$

Și aceste valori sunt mai mari decât cele determinate experimental. În practică $I_{iLM} = 1 \text{ mA}$ iar $I_{iHM} = 10 \text{ } \mu\text{A}$.

Factorul de bransament

$N_H = 20$ (pentru $I_{0HMax} = 0,8 \text{ mA}$); $N_L = 10$ (pentru $I_{0LMax} = 16 \text{ mA}$).

Deoarece $N = \min \{N_H, N_L\}$, pentru seria standard rezultă $N = 10$.

Curentul de alimentare

Curentul de alimentare este diferit în starea SUS ($I_{CCH} = 1 \text{ mA}$) de cel din starea JOS ($I_{CCL} = 3 \text{ mA}$).

Puterea medie consumată de un circuit ȘI-NU

Puterea medie este specificată pentru un semnal dreptunghiular cu factor de umplere 50% aplicat la intrarea circuitului. În acest caz:

$$P_D = \frac{I_{CCL} + I_{CCH}}{2} \cdot V_{CC} \cong 10 \text{ mW}$$

P_D este specificată în foile de catalog ale diverșilor producători, fiind cuprinsă în intervalul 9...10 mW.

Timpul de propagare

Timpul de propagare reflectă o relație temporală între semnalul de intrare și cel de ieșire, redată în figura 3.31. Punctele de măsură sunt specificate de obicei la 50% din nivelul U_H , deși în anumite foi de catalog apare valoarea explicită de 1,5 V. Prin definiție t_p este dat de relația:

$$t_p = \frac{t_{pLH} + t_{pHL}}{2}$$

În cazul familiei TTL standard, t_{pHL} și t_{pLH} sunt diferite datorită procesului mai lent de eliminare a sarcinilor stocate în baza tranzistoarelor T_2 și T_3 . Deoarece $t_{pLH} = 12 \text{ ns}$ și $t_{pHL} = 8 \text{ ns}$, rezultă pentru t_p o valoare medie de 10 ns ($t_p = 10 \text{ ns}$).




Figura 3.33. Definirea timpilor de propagare t_{pHL} și t_{pLH} și circuitul de măsură aferent.

Factorul de merit

Factorul de merit este o mărime prin care se exprimă sintetic calitățile unui circuit logic, definită ca produsul dintre puterea disipată de circuit (poartă) și timpul de propagare.

$$F_m = P_D \cdot t_p$$

Factorul de merit se exprimă în pJ și este utilizat pentru a putea compara performanțele același circuit din diferite familii sau serii, cele mai bune circuite având un factor de merit redus. La seria standard $F_m = 90 \dots 100$ pJ, ceea ce denotă performanțe reduse, deoarece seriile mai noi de circuite integrate numerice au un factor de merit de ordinal zecilor sau chiar al unităților.

3.4.1. Reguli de utilizare ale circuitului logic din familia TTL

1. Nici o intrare a unui circuit logic TTL nu se lasă flotantă, ci se conectează la un potențial bine stabilit: U_L sau U_H în funcție de tipul circuitului.
2. Este interzisă interconectarea ieșirilor a două sau mai multe circuite logice, dacă există posibilitatea ca aceste ieșiri să ajungă la niveluri logice diferite. În figura 3.26 este prezentată o situație în care ieșirile *pot* fi interconectate – legând în paralel atât intrările cât și ieșirile unor porți din aceeași capsulă.
3. Niciodată ieșirile circuitelor logice nu se conectează direct la masă sau V_{CC} .




Figura 3.34. Posibilitate de interconectare a ieșirilor a două circuite TTL.

4. Intrările nefolosite nu se lasă niciodată neconectate.
 - a. O posibilitate de conectare pentru porțile ȘI-NU, respectiv ȘI este polarizarea cu o tensiune U_{iH} prin intermediul unei rezistențe R_p (rezistență de *pull-up*). Aceeași R_p se poate utiliza pentru polarizarea mai multor circuite logice. Dimensionarea R_p se face respectând relația $V_{CC} - R_p n I_{iHMax} \geq U_{iHmin}$, unde R_p este rezistența de polarizare, n este numărul de intrări astfel polarizate.
 - b. La circuitele SAU, respectiv SAU-NU polarizarea se realizează prin legare directă la masă sau mai rar prin intermediul unei rezistențe R_p (rezistență de *pull-down*) de valoare potrivită conectată la masă. Dimensionarea R_p se realizează în acest caz respectând relația $R_p n I_{iLMax} \leq U_{iLMax}$, unde R_p este rezistența de polarizare, n este numărul de intrări astfel polarizate.
 - c. Conectarea intrărilor nefolosite la intrări folosite: avantajul acestei metode este simplitatea, nemaifiind necesară rezistența R_p . Dezavantajele metodei sunt legate de multiplicarea capacității de intrare C_i și a curenților de la intrare în starea SUS, iar suplimentar pentru porțile SAU și SAU-NU și multiplicare curenților de intrare în starea JOS. De exemplu în figura 3.34, $I_{iL_SAU_A} = I_{iL_SAU_NU_A} = 3 I_{iL}$, $I_{iH_SAU_A} = I_{iH_SAU_NU_A} = 3 I_{iH}$, $I_{iL_ȘI_NU_A} = I_{iL_ȘI_A} = I_{iL}$, $I_{iH_ȘI_NU_A} = I_{iH_ȘI_A} = 3 I_{iH}$.




Figura 3.35. Pentru circuitele ȘI, ȘI-NU, intrările nefolosite se conectează la U_{IH} prin intermediul R_p .

5. Intrările porților nefolosite pot fi conectate ori la masă, ori la un potențial U_{IH} prin intermediul unui rezistor. Alegerea depinde de tipul porții, urmărind ca puterea consumată să fie cât mai mică. În cazul porților ȘI-NU minimizarea puterii se obține legând intrările la masă (*de ce?*).
6. Nu există cerințe speciale referitor la manipularea sau stocarea acestor circuite.




Figura 3.36. Indiferent de tipul porții, intrările nefolosite se pot lega la alte intrări.




Figura 3.37. Pentru porțile SAU-NU, SAU-NU, intrările nefolosite se conectează la masă sau U_{IL} .

7. Decuplarea circuitelor integrate TTL este *obligatorie*.

Deoarece pe durata frontului, consumul unei porți crește de circa 20 de ori față de curentul mediu de alimentare, iar sistemele numerice sunt în general sincrone (*toate* circuitele comută simultan), rezultă că pe durata fronturilor prin traseele de alimentare va curge un curent important, uneori de ordinul zecilor de amperi. Acest curent poate determina o cădere de tensiune pe traseele de alimentare mai mare de 0,5 V, ceea ce va împiedica buna funcționare a circuitelor din echipament. Acest neajuns important se rezolvă și în prezent prin *decuplare*, adică plasarea unui condensator nepolarizat cât mai aproape de *fiecare* circuit integrat digital. Determinarea valorii condensatorului de decuplare se face pe baza legii conservării sarcinii electrice. În repaus, sarcina acumulată pe condensator este:

$$Q = C \cdot V_{CC}$$

La comutare, surplusul de curent necesar circuitului numeric va proveni datorită condensatorului, la ale cărui borne tensiunea nu poate varia brusc, în condițiile conservării sarcinii electrice, adică:

$Q = I_{CC} \cdot \Delta t$, unde I_{CC} este curentul în momentul comutării, iar Δt este durata comutării. Rezultă:

$$C = \frac{I_{CC} \cdot \Delta t}{V_{CC}} = \frac{4 \cdot 39 \text{ mA} \cdot 100 \text{ ns}}{5 \text{ V}} \cong 3 \text{ nF}.$$

Deoarece circuitele numerice nu sunt doar de complexitatea unor porți ȘI-NU (cele mai simple), ci conțin arhitecturi evolute, curentul I_{CC} considerat pentru cele 4 porți ȘI-NU din cadrul unui circuit integrat este în practică de până la 15 ori mai mare. În concluzie, valoarea capacității de decuplare este de 50 ... 100 nF și se poziționează în proximitatea *fiecărui* circuit integrat numeric (figura 3.36). U1 și C1 sunt componente cu terminale (capsule DIP14 și Radial 0.2), iar U2 și C2 sunt componente SMD. În figură traseul roșu corespunde părții superioare a cablajului (*top*), iar cel albastru părții inferioare (*bottom*). Componentele SMD sunt poziționate pe partea superioară. Traseele de alimentare au lățimea de 0,5 mm (20 mils), mai groase decât traseele obișnuite pentru semnal care sunt realizate de obicei de 0,25 mm (10 mils)




Figura 3.38. Decuplarea circuitelor integrate numerice, exemplu parțial de cablaj imprimat.

3.4.2. Aplicații – comanda unor sarcini cu circuite TTL cu ieșirea în contratimp

Comanda unui LED

Comanda unui LED cu o poartă TTL este una din cele mai răspândite aplicații. Un LED cu diametrul de 5 mm are pentru o iluminare normală tensiunea directă de 1,7 ... 2 V (variază în funcție de culoare), la un curent tipic de 10 mA. Pentru LED-urile de diametre mai mici sau cele SMD, acest curent este mai redus (câțiva mA). Deoarece curentul I_{OL} (16 mA) este mult mai mare decât curentul I_{OH} (0,8 mA), schema tipică de comandă a LED-ului este cea din figura 3.37.

Comanda unei sarcini rezistive de putere mare

Dacă sarcina rezistivă comandată este de putere mare, este necesară utilizarea unui etaj de putere extern (figura 3.37). În fiecare din cele trei situații prezentate, tranzistoarele sunt blocate pentru $u_0 = U_{OL}$ și conduc pentru $u_0 = U_{OH}$.

Curentul de bază pentru T_1 este:

$$i_{1B} = \frac{U_{OH} - U_{1BE}}{R_1} \leq I_{0HMax} = 800 \mu A, \text{ de unde se poate determina valoarea minimă pentru } R_1:$$

$$R_1 = \frac{3,3 - 0,7}{0,8} \approx 3,3 \text{ k}\Omega.$$

La un curent de bază de 0,8 mA, curentul de colector tipic pentru T_1 va fi de 80 ... 300 mA. Dacă este necesar un curent de sarcină mai mare, trebuie utilizat un tranzistor Darlington. Dacă T_2 este comandat la saturație, R_2 devine:

$$R_{2Max} = \frac{U_{0H} - 2U_{BES}}{I_{0HMax}} = \frac{3,3 - 1,6}{0,8} \approx 2,2 \text{ k}\Omega \text{ (în practică se alege de obicei } R_2 = 1 \text{ k}\Omega).$$

În funcție de factorul de amplificare al tranzistorului T_2 de tip Darlington, curentul de sarcină poate fi de 1 A sau chiar mai mult. Și în acest caz se depășește I_{0HMax} , presupunându-se că la ieșirea porții P2 nu se mai conectează alte porți.




Figura 3.39. Posibilități de comandă a unei sarcini rezistive de putere mare cu porți TTL.

O metodă modernă, eficientă și care înlătură toate neajunsurile deja menționate este utilizarea în etajul de putere a unui tranzistor MOS cu canal n . Dacă în cazul tranzistoarelor bipolare comanda se realiza *în curent*, T_3 se comandă *în tensiune*, curentul său de grilă fiind nul. În acest fel nu mai este influențată valoarea U_{0H} la ieșirea porții P3, acest aranjament oferind adițional și alte avantaje: rezistența în conducție drenă – sursă la tranzistoarele MOS moderne este extrem de redusă (0,05 Ω sau chiar mai puțin), de aceea puterea disipată pe T_3 este redusă și chiar la comanda unor curenți ridicați (de ordinul amperilor), T_3 nu necesită radiator. T_3 poate fi SMD, porțiunea de traseu de cupru de conectare a drenei funcționând drept radiator extern. Rezistența R_3 este opțională, având o valoare de zeci ... sute de ohmi.

Comanda unei sarcini inductive

3.5. ALTE SERII DIN FAMILIA TTL

3.5.1. Seria rapidă (H)

Are indicativul 74Hxxx. La realizare sa s-a urmărit reducerea timpului de propagare. Astfel pentru poarta ȘI-NU s-a obținut $t_p = 6$ ns, față de 10 ns la seria standard.

Pentru aceasta s-au utilizat simultan trei metode:

- Reducerea valorilor rezistoarelor din schemă, provocând supracomandarea bazelor tranzistoarelor. Rezultă $P_D = 22\text{mW}$; $I_{ILM} = 2 \text{ mA}$; $I_{IHM} = 50 \mu\text{A}$ și un factor de merit (slab) de 132 pJ.
- Reducerea valorii rezistenței de ieșire a circuitului logic prin înlocuirea tranzistorului T_4 cu o pereche Darlington, ceea ce accelerează încărcarea capacității parazite de la ieșire pe durata tranziției L→H la ieșire.
- Înlocuirea rezistorului R_{2E} cu o rezistență activă neliniară, care are ca efect aducerea mai rapidă în conducție a tranzistorului T_3 . Se asigură totodată saturația moderată a lui T_3 , și implicit o posibilitate de a comuta mai ușor pe T_3 din saturație în blocare.

3.5.2. Seria de mică putere (L)

Are indicativul 74Lxxx. La realizarea acestei serii s-a avut în vedere reducerea puterii consumate, pentru aceasta s-au crescut valorile rezistențelor utilizate. De exemplu R_1 crește de la $4k\Omega$ la $28k\Omega$. Rezultă $P_D = 1\sim 2$ mW cu dezavantajul major al creșterii timpului de propagare: $t_p = 20\sim 33$ ns. Curenții de intrare sunt: $I_{iLM} = 0,2$ mA; $I_{iHM} = 10$ μ A.

3.5.3. Seria Schottky (S)

Are indicativul 74Sxxx. Se bazează pe înlocuirea tranzistoarelor *npn* convenționale cu tranzistoare Schottky. Principala proprietate a tranzistoarelor Schottky este aceea că nu se pot satura, ceea ce accelerează comutarea inversă a acestora. Tranzistorul Schottky se obține prin întreconectarea unui tranzistor *npn* convențional cu o diodă Schottky. Dioda Schottky se realizează punând în contact un strat conductor metalic (Aluminiu) cu un strat semiconductor de tip *n* slab dotat cu impurități donoare.




Figura 3.40. Obținerea unui tranzistor Schottky.

Principalele proprietăți a diodei Schottky sunt:

- valoarea mică a căderii de tensiune când dioda conduce: $U_d = 0,3 \sim 0,4$ V.
 - timpul de comutație din conducție conductoare în starea blocată foarte scurt: $t_c = 1$ ns.
- Procesul de comutare este redat în figura 3.37.




Figura 3.41. Comutarea diodei Schottky.

Funcționarea tranzistorului Schottky este prezentată în figura 3.38. Se presupune creșterea treptată a valorii curentului de comandă i_{cd} . Dacă i_{cd} are valoare mai mică ca și curentul i_c , căderea de tensiune pe R_C este redusă, u_{ce} este mare, dioda Schottky este blocată, iar i_{cd} revine în totalitate bazei tranzistorului T ($i_d = 0$, $i_{cd} = i_b$). Pe măsură ce i_{cd} crește, crește și curentul de colector, u_{ce} scade în așa măsură încât dioda Schottky intră în conducție. Din momentul intrării în conducție a diodei Schottky i_b rămâne constant și surplusul de curent furnizat de $i_{cd} > i_b$ se închide prin dioda Schottky și tranzistorul T la masă. Din acest moment u_{ce} nu mai scade, iar tranzistorul nu se saturează. Căderea de tensiune pe dioda Schottky nu poate ajunge la 0,5V pentru a deschide joncțiunea bază-colector a tranzistorului.




Figura 3.42. Comanda tranzistorului Schottky.

Schema porții ȘI-NU din această serie este practic identică cu cea din seria H, cu deosebirea că tranzistoarele sunt de tip Schottky. Parametri obținuți denotă o îmbunătățire a performanțelor: $t_p = 3 \text{ ns}$, $P_D = 20 \text{ mW}$, rezultând un factor de merit $F_m = 60 \text{ pJ}$. Trebuie subliniat aspectul important al creșterii tensiunii U_{OL} datorită nesaturării tranzistorului T_3 – producătorii specifică $U_{OL\text{Max}} = 0,5 \text{ V}$.

Simularea comportării porții se poate realiza ușor în CircuitMaker (figura 3.40). Deoarece nu există modele de tranzistoare Schottky, fiecare tranzistor din schemă a fost înlocuit cu perechea echivalentă tranzistor bipolar – diodă Schottky. Caracteristica de transfer obținută prin simulare este reprezentată în figura 3.41 și corespunde determinărilor experimentale.






Figura 3.43. Schema porții ȘI-NU din seria Schottky.



Are indicativul 74LSxxx și este cea mai răspândită și utilizată serie din familia TTL. La realizarea ei se combină dorința de a consuma o putere cât mai mică cu un timp de propagare cât mai scurt. În figura 3.41 este prezentată schema porții ȘI-NU, similară cu aceea a circuitului din seria S cu observația că valorile rezistoarelor pentru seria S sunt mai mici. Funcția ȘI nu mai este realizată cu un tranzistor multiemitor, ci cu diode Schottky, exploatând viteza mare de comutație a acestor diode.




Figura 3.46. Schema porții ȘI-NU din seria LS.

Etajul defazor realizat cu T1 are o sarcină activă care înlocuiește R_{2E} din schema seriei standard cu o rezistență neliniară. Tranzistorul T_4 este completat cu T_5 , realizându-se o pereche Darlington, care față de varianta T_4 singular prezintă o amplificarea de curent mai mare (aproximativ egală cu produsul amplificării de curent a celor două tranzistoare) și o rezistență de ieșire R_0 a repetorului Darlington mult mai redusă, ceea ce permite încărcarea mai rapidă a capacității C_p în procesul de comutare a ieșirii din starea L în starea H. Rezistența R_{5E} stabilește punctul static de funcționare pentru T_5 , mărind amplificarea de curent a acestuia. La curenți mici amplificarea de curent este mică.

Cele două diode din baza tranzistorului T_5 accelerează comutarea ieșirii din starea SUS în starea JOS. Atunci când are loc această comutare, T_2 trece din starea blocată în starea conductoare, determinând blocarea lui T_4 , intrarea în conducție a lui T_3 și descărcarea capacității parazite C_p . Prin D_1 se închide curentul invers de bază a lui T_4 , accelerând blocarea acestui tranzistor. Dioda D_2 intră în conducție după intrarea lui T_2 în conducție, dar înainte de a conduce T_3 , determinând descărcarea capacității C_p prin T_2 .




Figura 3.47. Dependența factorului de amplificare de curentul de colector.




Figura 3.48. Rezistența neliniară R_{2E} și caracteristica sa.

Rezistența neliniară R_{2E} este realizată cu T_2 , R_{2B} și R_{2C} : valoarea lui R_{2E} depinde de tensiunea dintre emitorul lui T_1 și masă (U_{BE3}). Pentru U_{BE3} de 0,5V rezistența R_{2E} are o valoare relativ mare. Dacă R_{2E} este mare, tot curentul de emitor al tranzistorului T_1 este dirijat spre baza tranzistorului T_3 , accelerând comutarea sa din starea blocată în starea conductoare. $i_{1E} = i_{3B}$, $i_{R2E} = 0$. În acest fel joncțiunile bază-emitor ale tranzistoarelor T_1 și T_3 se deschid simultan. Mai trebuie menționat că factorul de amplificare h_{21E} al unui tranzistor depinde de curentul de colector (figura 3.43), aceasta influențând comportarea rezistenței neliniare din figura 3.44.

Când $u_{BE3} = 0,75V$, R_{2E} scade, preluând o parte mai mare din curentul i_{1E} , pentru i_{3B} revenind o valoare mai mică pentru și astfel tranzistorul T_3 este doar moderat saturat. La o următoare comutare în starea blocată timpul de comutare va fi mai mic.

Caracteristica de transfer (figura 3.45) diferă de cea a seriei standard datorită faptului că T_1 și T_3 intră simultan în conducție (la seria standard T_2 și T_3 intrau în conducție succesiv). Se obține astfel o caracteristică mai abruptă, o altă îmbunătățire asociată seriei LS.

Parametrii seriei LS sunt buni relativ la tehnologia folosită: $t_p = 9,5$ ns; $P_D = 2$ mW, rezultând un factor de merit $F_m = 19$ pJ; $I_{ILM} = 0,4$ mA; $I_{IHM} = 20$ μ A; $U_{OLMax} = 0,5V$; $U_{OHmin} = 2,7V$; $N_L = N_H = 20$.




Figura 3.49. Caracteristica de transfer pentru seria LS și cea standard.

Și comportarea acestei porți poate fi simulată în CircuitMaker (figura 3.46). Caracteristica de transfer rezultată este redată în figura 3.47 și corespunde determinărilor experimentale.




Figura 3.50. Schema inversorului LS – simulare CircuitMaker.




Figura 3.51. Caracteristica de transfer obținută prin simulare pentru inversorul LS.

3.5.5. Seriile performante din cadrul familiei TTL: 74ASxxx;74ALSxxx

Aceste serii nu prezintă modificări mari ale structurii schemei circuitului, procesul de fabricare utilizează o tehnologie nouă. Componentele și traseele de conectare dintre ele au dimensiuni geometrice mai mici ceea ce conduce la micșorarea valorii capacităților parazite față de masă și a inductanței parazite pe care le prezintă traseele de interconectare.

Pentru **seria AS** timpul de propagare $t_p = 1,7$ ns ceea ce reprezintă *cel mai mic timp de propagare* pentru circuitele logice din familia TTL. Putera disipată pentru poarta fundamentală este $P_D = 8$ mW, ceea ce corespunde unui factor de merit $F_m = 13,6$ pJ.

Curenții de intrare sunt $I_{ILMax} = 2$ mA și $I_{IHMax} = 0,2$ mA. Similar celorlalte serii cu tranzistoare Schottky, datorită nesaturării tranzistorului T_3 , $U_{OLMax} = 0,5$ V; $U_{OHmin} = 2,7$ V.

Pentru **seria ALS** principalii parametri sunt: timpul de propagare care scade față de LS $t_p = 4$ ns, $P_D = 1,2$ mW, ceea ce duce la $F_m = 4,8$ pJ reprezentând cel mai bun factor de merit pentru familia TTL. Curenții de intrare și ieșire sunt prezentați în tabelul 3.4.

Tabelul 3.3

Principalii parametri ai seriilor de circuite integrate TTL

Parametru	Seria	74	74S	74AS	74LS	74ALS	74F
Parametri dinamici							
Timpul de propagare [ns]		9	3	1,7	9,5	4	3
Puterea disipat [mW]		10	20	8	2	1,2	6
Factorul de merit [pJ]		90	60	13,6	19	4,8	18
Frecvența maximă de operare [MHz]		35	125	200	45	70	100
Factorul de branșament (în cadrul aceleiași serii)		10	20	40	20	20	33
Niveluri de tensiune							
V_{OHmin}		2,4	2,7	2,5	2,7	2,5	2,5
V_{OLMax}		0,4	0,5	0,5	0,5	0,5	0,5
V_{IHmin}		2,0	2,0	2,0	2,0	2,0	2,0
V_{ILMax}		0,8	0,8	0,8	0,8	0,8	0,8

Tabelul 3.4

Curenții de ieșire și intrare ai diferitelor serii TTL

Seria	Ieșire		Intrare	
	I_{OHMax}	I_{OLMax}	I_{IHMax}	I_{ILMax}
74	- 0,8 mA	16 mA	40 μ A	- 1,6 mA
74S	- 1 mA	20 mA	50 μ A	- 2 mA
74AS	- 2 mA	20 mA	20 μ A	- 0,5 mA
74LS	- 0,4 mA	8 mA	20 μ A	- 0,4 mA
74ALS	- 0,4 mA	8 mA	20 μ A	- 0,1 mA
74F	- 1 mA	20 mA	20 μ A	- 0,6 mA

3.6. CIRCUITE CU TREI STĂRI DIN FAMILIA TTL

Un astfel de circuit logic este prevăzut pe lângă intrările obișnuite cu o intrare de validare EN, activă SUS sau nEN, activă JOS. Sub acțiunea acestei intrări de validare, circuitul logic poate funcționa normal dacă este validat (în acest caz ieșirea y poate avea valorile logice obișnuite 0 sau 1) sau poate fi inhibat (invalidat), situație în care datorită blocării ambelor tranzistoare T_3 și T_4 din etajul de ieșire impedanța de ieșire a circuitului devine foarte mare, ieșirea circuitului logic fiind practic deconectată de la sarcina de la ieșire. Când circuitul este invalidat se află în starea Z sau HiZ (impedanță ridicată).

Schema electrică a unui inversor cu trei stări și validare activă JOS este prezentată în figura 3.48. Dacă $nEN = 0$, ieșirea inversorului este în starea H și acesta nu influențează funcționarea porții; de asemenea dioda D' este blocată deoarece inversorul fiind cu ieșirea blocată nu permite închiderea curentului prin diodă. În acest caz starea ieșirii y este determinată doar de valoarea lui A.

Dacă $nEN = 1$, ieșirea inversorului este în starea L, tensiunea la ieșire sa este de circa 0,1V. Deoarece D' conduce, potențialul bazei lui T_4 este $U_{B4} = U_D + U_{CES} = 0,7 + 0,1 = 0,8V$, T_4 fiind blocat.

Curentului de ieșire al circuitului este egal cu curentul rezidual al tranzistorului T_4 respectiv T_3 . Pentru seria standard $I_{OZM} = \pm 40\mu A$.

Circuitul cu trei stări se fabrică de cele mai multe ori ca inversor cu 3 stări, operator neinversor cu 3 stări și poartă ȘI-NU cu 3 stări. Reprezentarea simbolică pentru circuitele cu 3 stări este cea din figura 3.49.




Figura 3.52. Circuitul cu trei stări – schema electrică și varianta simplificată de implementare.




Figura 3.53. Variante de fabricare pentru circuitele cu trei stări.

Avantajul major al acestor circuite este posibilitatea interconectării ieșirilor, legătură care se numește *linie partajată*. În sistemele de calcul mai multe astfel de linii partajate sunt grupate în *magistrale* de semnal: de date, de adrese, de control sau combinații ale acestora.




Figura 3.54. Linia partajată.

La linia partajată (figura 3.50) se pot conecta numai *ieșirile* unor circuite cu 3 stări și orice combinație de intrări de circuite logice.

Există următoarele **reguli** în ceea ce privește modul de validare a circuitelor cu 3 stări ce au ieșirile conectate la LP.

1. Dintre toate circuitele cu 3 stări care au ieșirea conectată la LP unul singur poate fi validat la un moment dat: $\overline{EN}_1 = 0, \overline{EN}_2 = 0, \overline{EN}_3 = 1$, ceea ce conduce la $LP = \overline{A}$.
2. Prima regulă trebuie respectată și pe durata procesului tranzitoriu de comutare a circuitelor care au ieșirea conectată la LP din starea N în starea Z sau invers. În figura 3.51, circuitul poate fi privit ca un multiplexor cu două intrări. Pentru o funcționare corectă din grafic rezultă $t_{pNZ} < t_{pZN}$.




Figura 3.55. Determinarea interdependenței dintre t_{pNZ} și t_{pZN} .

3. La calculul încărcării în curent a ieșirii unui circuit cu trei stări conectat la LP se ține seama (mai ales dacă LP este în starea H), atât de curenții de intrare ai circuitelor conectate la LP cât și de curenții de ieșire ai circuitelor cu trei stări aflate în starea Z și conectate cu ieșirea la LP.

Linia de transmisie bisens permite transferul informației în ambele sensuri. Dacă $DIR = 0$, sensul este de la A la B, pentru $DIR = 1$, direcția de transmitere a informației se inversează (figura 3.56).




Figura 3.56. Linia bisens.

3.7. CIRCUITE TRIGGER SCHMITT DIN FAMILIA TTL

Scopul dezvoltării acestor circuite a fost eliminarea a două dezavantaje ale porților din familia TTL:

- imposibilitatea comandării circuitelor TTL cu semnale care au fronturi cu o durată $t_f > 100$ ns;
- o valoare relativ mică a marginii de zgomot $\Delta U_z = \pm 0,4V$.

Topologia unei astfel de porți se obține prin includerea (de obicei în inversoare sau circuite ȘI-NU), a unui circuit basculant de tip Schmitt. Circuitul basculant Schmitt prezintă la ieșire două stări stabile. Trecerea dintr-o stare în alta se realizează prin basculare atunci când nivelul de tensiune la intrare devine egal cu două praguri cu valori diferite. Circuitul Schmitt a fost conceput mai demult, existând

mai multe variante ale acesteia: cu tranzistoare, cu amplificatoare operaționale, etc. În familia TTL este utilizată schema din figura 3.57.




Figura 3.58. Circuit trigger Schmitt realizat cu tranzistoare.

Pentru analiza funcționării se presupune inițial o tensiune de intrare u_i nulă, care crește ulterior spre V_{CC} . Dacă $u_i = 0$ rezultă că T_1 este blocat și T_2 în conducție. Tensiunea de ieșire este $u_0 = U_{OL}$ și se poate scrie:

$$u_0 = V_{CC} - i_{2C}R_{2C}; \text{ dar } u_0 = u_{2CES} + i_{2E}R_E;$$

$$\text{Curentul } i_{2C} \text{ se exprimă astfel: } i_{2C} \cong i_{2E} = \frac{V_{CC} - V_{2CES}}{R_{2C} + R_E}$$

Dacă u_i atinge valoarea $u_i = U_{TH} = i_{2E}R_E + U_{1BE\gamma}$, atunci T_1 intră în conducție împreună cu T_2 . Prin intrarea în conducție a lui T_1 se închide o buclă de reacție pozitivă prin intermediul căreia este amplificată tendința de creștere a lui i_{1C} și a scăderii a lui i_{2C} până când T_1 va conduce la saturație și T_2 va fi blocat.

Procesul de reacție poate fi descris astfel: dacă i_{1C} crește, u_{1CE} scade, u_{2BE} scade, i_{2E} scade, $i_{2E}R_E$ scade, u_{1BE} crește și i_{1C} crește și mai mult. Crescând în continuare tensiunea de intrare, starea ieșirii nu se modifică.

Pentru a readuce ieșirea circuitului în starea inițială U_{OL} , tensiunea de intrare trebuie scăzută până la un prag $u_i = U_{TL}$, cu $U_{TL} < U_{TH}$. Tranziția în starea inițială are loc în momentul în care, datorită scăderii tensiunii de intrare, scade i_{1C} , crește U_{1CE} atingând la un moment dat valoarea de 0,5V. În acest moment începe să conducă T_2 , astfel conduc ambele tranzistoare, bucla de reacție pozitivă devine activă, are loc procesul în avalanșă care se poate descrie similar cu cel anterior cu deosebirea că i_{1C} are tendința de scădere și i_{2C} de creștere până când T_1 devine blocat, iar T_2 conduce. Reacția pozitivă amplifică tendința de variație inițială a curentului. Caracteristica de transfer a circuitului basculant Schmitt discutat este prezentată în figura 3.54, unde histereza este: $\Delta U_{hist} = U_{TH} - U_{TL}$.




Figura 3.59. Caracteristica de transfer a circuitului trigger Schmitt.

Marginea de zgomot se îmbunătățește (de ce?).




Figura 3.60. Trigger Schmitt în seria standard (74132).

Schema concretă de circuit Trigger Scmit din familia TTL conține circuitul basculant prezentat anterior și realizat cu T_5 și T_6 și un circuitul de adaptare la baza lui T_2 format din D' care realizează o deplasare de nivel continuu de 0,6 V, compatibilizând astfel tensiunea din colectorul lui T_6 cu cea necesară în baza lui T_2 .

Caracteristica de transfer:

Când se aplică o tensiune de intrare, starea tranzistoarelor T_2 și T_3 rămâne nemodificată până nu se atinge U_{TH} . După ce s-a atins acest prag, baza lui T_2 nu trece treptat la alt potențial, ci brusc datorită variației bruște a tensiunii de la ieșirea circuitului SCHMITT.




Figura 3.61. Caracteristica de transfer a circuitului trigger Schmitt TTL.




Figura 3.62. Circuite trigger Schmitt TTL – simbol și exemple.

Pentru circuitele TTL din seria standard (7414, 7413, 74132), valoarea tensiunilor de prag este: $U_{PIos} = 1,1$ V și $U_{PSus} = 1,9$ V.

Marginea de zgomot când ieșirea circuitului de comandă e în starea H se scrie astfel:

$$\Delta U_{ZH} = U_{PJos} - U_{0Hmin} = 1,1 - 2,4 = -1,3V.$$

Marginea de zgomot când ieșirea circuitului de comandă e în starea L se scrie astfel:

$$\Delta U_{ZL} = U_{PSus} - U_{0LMax} = 1,9 - 0,4 = 1,5V.$$

Valorile astfel obținute sunt sensibil mai mari decât marginea de zgomot de 400 mV specifică seriei standard TTL.

3.7.1. Aplicații Trigger Schmitt

1. Discriminator de zgomot (circuit de intrare pentru semnale puternic perturbate).




Figura 3.63. Discriminator de zgomot.

2. Circuit de intrare pentru semnale lent variabile.

Circuitul permite transformarea unor semnale cu o formă alterată față de cea dreptunghiulară, în semnale dreptunghiulare obținute la ieșire (figura 3.59) precum și discriminarea după amplitudine a semnalelor de la intrare (figura 3.58).




Figura 3.64. Interfață pentru semnale lent variabile.

3. Realizare de circuite de întârziere simple.

Realizarea unui circuit de întârziere cu un trigger Schmitt este extrem de simplă (figura 2.54). Generatorul Gen1 simulează ieșirea unei porți TTL ($V_{OL} = 200 \text{ mV}$, $V_{OH} = 3,6 \text{ V}$).




Figura 3.65. Circuit de întârziere cu 74LS14.




Figura 3.66. Circuit de întârziere cu 74LS14 – diagrame de semnal.

Pentru a evalua întârzierea, se scrie expresia tensiunii pe condensator în funcție de timp:

$$u_C(t) = u_C(\infty) - [u_C(0) - u_C(\infty)] \cdot e^{-\frac{t}{RC}}$$

Pentru **încărcarea** condensatorului, se particularizează $u_C(0) = V_{OL} + I_{IL}R$ și $u_C(\infty) = V_{OH}$.
Rezultă:

$$V_{PSUS} = u_C(\tau_1) = V_{OH} - (V_{OL} + I_{IL}R - V_{OH}) \cdot e^{-\frac{\tau_1}{RC}}, \text{ adică } \tau_1 = RC \ln \frac{V_{OH} - V_{OL} - I_{IL}R}{V_{OH} - V_{PSUS}}.$$

Pentru exemplul din figură, $V_{OL} = 0.2 \text{ V}$, $V_{OH} = 3.6 \text{ V}$, $I_{IL}R = 0,125 \text{ V}$, $V_{PSUS} = 1,9 \text{ V}$, adică $\tau_1 = RC \ln 1.926 = 0.66 RC = 7,35 \text{ }\mu\text{s}$. τ_1 este delimitat în simulare de cursorul b, pentru τ_1 rezultând o valoare de $6 \text{ }\mu\text{s}$ (figura 3.61).

Pentru descărcarea condensatorului, se particularizează $u_C(0) = V_{OH}$ și $u_C(\infty) = V_{OL} + I_{IL}R$. Rezultă:

$$V_{PJOS} = u_C(\tau_2) = V_{OL} + I_{IL}R - (V_{OH} - V_{OL} - I_{IL}R) \cdot e^{-\frac{\tau_2}{RC}}, \text{ adică } \tau_2 = RC \ln \frac{V_{OH} - V_{OL} - I_{IL}R}{V_{PJOS} - V_{OL} - I_{IL}R}.$$

Pentru exemplul din figură, $V_{OL} = 0.2 \text{ V}$, $V_{OH} = 3.6 \text{ V}$, $I_{IL}R = 0,125 \text{ V}$, $V_{PJOS} = 1,1 \text{ V}$, adică $\tau_2 = RC \ln 4.38 = 1.48 RC = 16,59 \text{ }\mu\text{s}$. τ_2 este delimitat în simulare de cursorul a, pentru τ_2 rezultând o valoare de $18,61 \text{ }\mu\text{s}$ (figura 3.61).

4. [Detecția fronturilor](#) (funcționare ca circuit basculant monostabil).
5. Folosirea circuitelor ȘI-NU cu histereza pentru [generarea impulsurilor dreptunghiulare periodice](#) (funcționare ca circuit basculant astabil).